Datasheet.kr   

EV12DS400AMZP 데이터시트 PDF




e2v에서 제조한 전자 부품 EV12DS400AMZP은 전자 산업 및 응용 분야에서
광범위하게 사용되는 반도체 소자입니다.


PDF 형식의 EV12DS400AMZP 자료 제공

부품번호 EV12DS400AMZP 기능
기능 Low power 12-bit 4.5GSps Digital to Analog Converter
제조업체 e2v
로고 e2v 로고


EV12DS400AMZP 데이터시트 를 다운로드하여 반도체의 전기적 특성과 매개변수에 대해 알아보세요.




전체 30 페이지수

미리보기를 사용할 수 없습니다

EV12DS400AMZP 데이터시트, 핀배열, 회로
  EV12DS400AMZP
Military Grade
Low power 12bit 4.5GSps Digital to Analog
Converter with 4/2:1 Multiplexer
Datasheet DS1163
MAIN FEATURES
12bit resolution
4.5 GSps guaranteed conversion rate
3dB Analog output Bandwidth of 7 GHz
4:1 or 2:1 integrated parallel MUX (selectable)
Selectable output modes: 
Return to Zero (RTZ), Non Return to Zero (NRZ), Narrow 
Return To Zero (NRTZ) and Radio Frequency (RF)
Low latency time
2.6 Watt Power Dissipation (in 4:1 MUX)
3 Wires Serial Interface
Functions:
– Selectable MUX ratio 4:1 (up to 4.5 GSps), 2:1 (up to 
3.2 GSps)
– Userfriendly functions, digitally controlled through 
a 3WSI serial interface:
Gain Adjustment
Output clock division selection (possibility to change
the division ratio of the DSP clock) (OCDS) 
Reshaped Pulse Width (RPW) and Reshaped Pulse
Begin (RPB) adjustments for performance
optimization
Clock phase shift select for synchronization with
DSP (PSS[2:0])
Input Under Clocking Mode by 1/2/4 (IUCM)
Direct access available for bit OCDS and PSS
– Input data check bit for timing interface with 
FPGA check (IDC)
– Timing violation flags (setup or hold) for FPGA 
communication monitoring (TVF)
– Diode for die junction temperature monitoring
LVDS differential data input and DSP clock output.
Analog output differential swing: 1Vpp (100 
differential impedance)
Power on reset
External reset that can be used for synchronization of 
multiple DACs
Power supplies: 3.3 V (Digital), 3.3V & 5V (Analog)
FpBGA package (15 x 15 mm body size, 1 mm pitch)
PERFORMANCES
Broadband: NPR at –14 dBFS Loading Factor (90% of
full Nyquist zone),
1st Nyquist (NRTZ): NPR = 47.5 dB, 9.4 Bit Equivalent at
Fs = 4.5 GSps
2nd Nyquist (NRTZ): NPR = 42 dB, 8.5 Bit
Equivalent at Fs = 4.5 GSps
3rd Nyquist (RF): NPR = 39 dB, 8 Bit Equivalent at
Fs = 4.5 GSps
DOCSIS 3.0 Compatible
Whilst e2v technologies has taken care to ensure the accuracy of the information contained herein it accepts no responsibility for the consequences of any
use thereof and also reserves the right to change the specification of goods without notice. e2v technologies accepts no liability beyond the set out in its
standard  conditions  of  sale  in  respect  of  infringement  of  third  party  patents  arising  from  the  use  of  devices  in  accordance  with  information  contained
herein.
e2v technologies (uk) limited, Waterhouse Lane, Chelmsford, Essex CM1 2QU United K ingdom   Holding Company: e2v technologies plc
Telephone: +44 (0)1245 493493   Facsimile: +44 (0)1245 492492
Contact e2v by email: [email protected] or visit www.e2v.com for global sales and operations centres.
© e2v technologies (uk) limited 2016
1163B–BDC–03/16




EV12DS400AMZP pdf, 반도체, 판매, 대치품
EV12DS400AMZP
3.2 Recommended conditions of use
Table 32. Recommended conditions of use
Parameter
Symbol
Recommended 
Value
Unit
Note
VCCA5 analog supply voltage
VCCA3 analog supply voltage
VCCD digital supply voltage
Digital input (on each single ended input), IDC and SYNC signal
Port P = A, B, C, D 
VIL
VIH
Digital input differential swing
VCCA5
VCCA3
VCCD
[P0..P11],
[P0N..P11N],
IDC_P, IDC_N, 
SYNC, SYNCN
5.0 V (1)(2)
3.3 V (1)(2)
3.3 V (1)(2)
1.075
1.425
350
V
V
mVp
Master Clock input differential mode swing
CLK, CLKN
1.4 Vpp
Master Clock input power level 
(differential mode)
PCLK
4
dBm
(3)
Control function inputs
VIL
VIH
RPB & RPW settings for enhanced dynamic performance 4.5 GSps in 
NRTZ mode
PSS[0..2], OCDS,
reset_n,
sclk, sdata,  sld_n
RPB
RPW
0
VCCD
RPB1
RPW1
V
V
(4)
RPB settings for enhanced dynamic performance 4.5 GSps in RTZ 
mode
RPB
RPB1
(4)
RPB & RPW settings for enhanced dynamic performance 4.5 GSps in 
RF mode
RPB
RPW
RPB3
RPW0
(4)
Notes: 1. See Section 8.8 on page 69 for power on requirement
2. No powerdown sequencing is required 
3. Clock input power can be decreased when clock frequency is lower as long as it respects the specification.
4. A good compromise for RPB & RPW values is defined for a 4.5GHz clock frequency. This couple of values depends on the 
clock frequency.
4
1163B–BDC–03/16
© e2v technologies (uk) limited 2016

4페이지










EV12DS400AMZP 전자부품, 판매, 대치품
EV12DS400AMZP
Table 33. DC Electrical characteristics (Continued)
Parameter
Test 
Symbol
Min
Typ
Max Unit Notes level(1)
DC GAIN
DAC output voltage (@default value) at ambient 
temperature
0.89
1.08 Vpp (6) 1, 6
DAC output voltage adjustment step
–5 0.3 +5 mV
1
DAC output voltage after optimum 3WSI 
adjustment
0.995
1
1.005
Vpp (6)
1
DAC output voltage sensitivity to supplies
3.2 5 % (7) 1
DAC output voltage drift over temperature
55
65
mVpp
(9)
4
Notes: 1. See Section 3.6 on page 17 for explanation of test levels.
2. See Section 8.8 on page 69 for power up sequencing.
3. For use in higher Nyquist zone, it is recommended to use higher power clock within the limit.
4. In NRZ mode only. For the other reshaped modes, the output power will be lower by construction.
5. Singleended operation is not recommended, this line is given for better understanding of what is output by the DAC.
6. The DAC output voltage can be adjusted close to 1Vpp thanks to the GAIN control register in the 3WSI.
7. DAC output voltage sensitivity to supplies = DAC output voltage at Vmax ‐ DAC output at Vmin. Measurement done with 
DAC Gain Adjust at its default value (3WSI GA register default value = 0x200)
Min and Max values are given versus supplies at room temperature
8. Tested with IOL & IOH=500µA
9. DAC output voltage sensitivity to temperature = DAC output voltage at Tmax ‐ DAC output voltage at Tmin.
Measurement done with DAC Gain Adjust at its default value (3WSI GA register default value = 0x200) 
Min and Max values are given versus temperature with typical supplies
10. It has been noted that at extreme low temperature and/or VCCD min, Common Mode and swing of the DSP clock signal are 
reduced.
However it stays above the values generally specified for LVDS input swing and Common Mode and thus should not be an 
issue at the system level.
3.4 AC Electrical Characteristics
Unless otherwise specified:
Values in the table below are given over temperature range with typical power supplies (VCCA5 = 5V,
VCCA3 = 3.3V, VCCD = 3.3V), with 4:1 MUX ratio, typical swing on input data, typical Pclk, master clock
input jitter is below 100 Fs rms integrated over 5GHz bandwidth.
Min and Max values are given over temperature range.
Typ values are given at ambient temperature.
Important note on expected performances:
Figures for performances in NRTZ and RF modes are given for recommended value of RPW (Reshaping
Pulse Width). Tuning of RPW by customer is recommended. Increasing RPW improves signal purity
(SFDR) at the expense of noise floor (SNR). Decreasing RPW improves noise floor (SNR) at the expense
of signal purity (SFDR). 
Figures for performance in RTZ, NRTZ and RF modes are given for recommended value of RPB
(Reshaping Pulse Begin) which are digitally programmable through the 3 Wires Serial Interface (3WSI). 
© e2v technologies (uk) limited 2016
1163B–BDC–03/16
7

7페이지


구       성 총 30 페이지수
다운로드[ EV12DS400AMZP.PDF 데이터시트 ]

당사 플랫폼은 키워드, 제품 이름 또는 부품 번호를 사용하여 검색할 수 있는

포괄적인 데이터시트를 제공합니다.


구매 문의
일반 IC 문의 : 샘플 및 소량 구매
-----------------------------------------------------------------------

IGBT, TR 모듈, SCR 및 다이오드 모듈을 포함한
광범위한 전력 반도체를 판매합니다.

전력 반도체 전문업체

상호 : 아이지 인터내셔날

사이트 방문 :     [ 홈페이지 ]     [ 블로그 1 ]     [ 블로그 2 ]



관련 데이터시트

부품번호상세설명 및 기능제조사
EV12DS400AMZP

Low power 12-bit 4.5GSps Digital to Analog Converter

e2v
e2v

DataSheet.kr       |      2020   |     연락처      |     링크모음      |      검색     |      사이트맵