|
|
Número de pieza | PXF4336 | |
Descripción | ABM Premium ATM Buf fer Manager | |
Fabricantes | Infineon Technologies AG | |
Logotipo | ||
Hay una vista previa y un enlace de descarga de PXF4336 (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
No Preview Available ! Data Sheet, DS 2, December 2001
ABM Premium
ATM Buffer Manager
PXF 4336 Version 1.1
Wired
Communications
Never stop thinking.
1 page ABM-P
PXF 4336 V1.1
Table of Contents
Page
1
1.1
1.1.1
1.1.2
1.1.3
1.1.4
1.1.5
1.2
1.3
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Queueing Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Scheduling Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Supervision Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.3.8
2.3.9
2.3.10
2.3.11
2.3.12
2.3.13
2.3.14
2.3.15
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin Diagram with Functional Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Common System Clock Supply (6 pins) . . . . . . . . . . . . . . . . . . . . . . . . 29
UTOPIA Receive Interface Upstream (Master/Slave) (32 pins) . . . . . . 30
UTOPIA Transmit Interface Downstream (Master/Slave) (32 pins) . . . . 32
UTOPIA Receive Interface Downstream (Master/Slave) (32 pins) . . . . 33
UTOPIA Transmit Interface Upstream (Master/Slave) (32 pins) . . . . . . 35
Microprocessor Interface (32 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Cell Storage RAM Upstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . . . 38
Cell Storage RAM Downstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . 40
Common Up- and Downstream Cell Pointer RAM (42 pins) . . . . . . . . . 42
JTAG Boundary Scan (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
SPI Interface (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
QCI Interface (3 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Production Test (2 pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Supply (74 VSS, 32 VDD33 and 14 VDD18 pins) . . . . . . . . . . . . . . . . . 44
Unconnected (13 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3
3.1
3.1.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.6
3.2.7
3.2.7.1
3.2.7.2
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Throughput and Speedup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Functional Block Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Cell Handler (Upstream/Downstream) . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Buffer Manager and Queue Scheduler (Overview) . . . . . . . . . . . . . . . . 49
Enhanced Rate Control Unit Overview . . . . . . . . . . . . . . . . . . . . . . . . . 49
AAL5 Assistant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Internal Address Reduction Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Queue Congestion Indication Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Clocking System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Clocking System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
DPLL Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Data Sheet 5 2001-12-17
5 Page ABM-P
PXF 4336 V1.1
List of Figures
Page
Figure 1-1
Figure 1-2
Figure 2-1
Figure 2-2
Figure 3-1
Figure 3-2
Figure 3-3
Figure 3-5
Figure 3-6
Figure 3-7
Figure 3-8
Figure 3-9
Figure 3-10
Figure 3-11
Figure 3-12
Figure 3-13
Figure 3-14
Figure 3-15
Figure 3-16
Figure 3-18
Figure 3-19
Figure 3-21
Figure 3-22
Figure 3-23
Figure 3-25
Figure 3-26
Figure 3-27
Figure 3-28
Figure 3-31
Figure 3-32
Figure 3-33
Figure 3-34
Figure 3-35
Figure 3-36
Figure 3-38
Figure 3-39
Figure 3-41
Figure 3-42
Figure 3-44
Figure 3-45
Figure 3-46
Figure 3-47
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
General System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Pin Configuration (Bottom View) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin Configuration (Bottom View) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Sub-System Integration Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Functional Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Logical Block Diagram (One Direction) . . . . . . . . . . . . . . . . . . . . . . . . 48
LCI Building Patterns . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
LCI Building Patterns (VPI only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Clocking System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
DPLL Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Reset System Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
ABM-P in Bi-directional Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
ABM-P in Uni-directional Mode Using both Cores . . . . . . . . . . . . . . . . 61
ABM-P in Uni-directional Mode Using one Core . . . . . . . . . . . . . . . . . 62
Connection Identifiers in Mini-Switch Configuration. . . . . . . . . . . . . . . 63
Cell Acceptance and Scheduling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Buffer Manager Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Queue Assignment to Traffic Classes and Scheduler Blocks . . . . . . . 67
Buffer Management with per Queue Minimum Buffer Reservation . . . 75
Buffer Threshold with Hysteresis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Functional Structure of the Hierarchical Queue Scheduler . . . . . . . . . 81
Scheduler Block Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Behavior of Different Scheduler Types . . . . . . . . . . . . . . . . . . . . . . . . 83
Scheduler Behavior Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Shaping and Policing at Network Boundaries . . . . . . . . . . . . . . . . . . . 86
Ideal ABM-P Shaper Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Ideal and Real ABM-P Shaper Output . . . . . . . . . . . . . . . . . . . . . . . . . 88
VC Merge Scheduling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Scheduler Block Usage at Switch Output . . . . . . . . . . . . . . . . . . . . . . 93
Scheduler Block Usage at Switch Input . . . . . . . . . . . . . . . . . . . . . . . . 94
User and RM Cell Flows of an ABR Connection . . . . . . . . . . . . . . . . . 96
Source Behavior of an Explicit Rate controlled ABR Connection . . . . 97
Example Network Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
ACR calculation at BRM Cell Receive . . . . . . . . . . . . . . . . . . . . . . . . 102
ACR calculation at FRM Cell Send . . . . . . . . . . . . . . . . . . . . . . . . . . 103
RM and User Cell Sequence: General Case . . . . . . . . . . . . . . . . . . . 104
RM and User Cell Sequence: Worst Case. . . . . . . . . . . . . . . . . . . . . 104
ABR Mechanisms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Reactive Switch Control Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
Distribution of VS/VD Function in a Switch . . . . . . . . . . . . . . . . . . . . 109
ERC Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
Data Sheet 11 2001-12-17
11 Page |
Páginas | Total 30 Páginas | |
PDF Descargar | [ Datasheet PXF4336.PDF ] |
Número de pieza | Descripción | Fabricantes |
PXF4333 | ABM 3G ATM Buf fer Manager | Infineon Technologies AG |
PXF4333V11 | ABM 3G ATM Buf fer Manager | Infineon Technologies AG |
PXF4336 | ABM Premium ATM Buf fer Manager | Infineon Technologies AG |
PXF4336V11 | ABM Premium ATM Buf fer Manager | Infineon Technologies AG |
Número de pieza | Descripción | Fabricantes |
SLA6805M | High Voltage 3 phase Motor Driver IC. |
Sanken |
SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
Analog Devices |
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |