DataSheet.es    


PDF HYS72T64000HFA-3.7-A Data sheet ( Hoja de datos )

Número de pieza HYS72T64000HFA-3.7-A
Descripción 240-Pin Fully-Buffered DDR2 SDRAM Modules
Fabricantes Infineon　
Logotipo Infineon Logotipo



Hay una vista previa y un enlace de descarga de HYS72T64000HFA-3.7-A (archivo pdf) en la parte inferior de esta página.


Total 30 Páginas

No Preview Available ! HYS72T64000HFA-3.7-A Hoja de datos, Descripción, Manual

Data Sheet, Rev. 1.41, Jan. 2006
Cover Page
www.DataSheet4U.com
HYS72T64000HF[A/N]–[3.7/3S]–A
HYS72T128020HF[A/N]–[3.7/3S]–A
HYS72T256020HF[A/N]–[3.7/3S]–A
240-Pin Fully-Buffered DDR2 SDRAM Modules
DDR2 SDRAM
FB-DIMM SDRAM
RoHS Compliant Products
Green Product
High-Speed Differential Point-to-Point Link
Interface at 1.5 V
Memory Products

1 page




HYS72T64000HFA-3.7-A pdf
HYS72T[64/128/256]0[00/20]HF[A/N]–[3.7/3S]–A
512-Mbit DDR2 SDRAM
www.DataSheet4U.com
Table of Contents
9.1.1
9.1.2
9.1.3
9.1.3.1
9.1.3.2
9.1.4
9.1.4.1
9.1.4.2
9.1.4.3
9.1.4.4
9.1.4.5
9.1.4.6
9.1.4.7
9.1.4.8
9.1.4.9
9.2
9.2.1
9.2.2
9.2.3
9.2.3.1
9.2.3.2
9.2.3.3
9.2.3.4
9.2.3.5
9.2.3.6
9.2.3.7
9.3
9.3.1
9.3.2
9.3.2.1
9.3.3
9.3.4
10
10.1
10.2
10.2.1
10.2.2
10.2.3
10.3
10.4
10.4.1
10.4.2
10.4.3
10.5
10.5.1
10.6
10.7
10.8
10.8.1
10.8.2
10.9
Normal Southbound Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Fail-over Southbound Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Command Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Command Frame with Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Command+Wdata Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Southbound Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
DRAM Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Channel Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
CKE Control Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Soft Channel Reset Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Sync Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
NOP Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Command Delivery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Concurrent Command Delivery Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Command Encoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Northbound CRC Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Northbound Idle Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Northbound Alert Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Northbound Data Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
14-bit Lane Northbound Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
13-bit Lane Fail-over Northbound Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
13-bit Lane Northbound Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
13-bit Lane Fail-Over Northbound Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
12-bit Lane Northbound Data Frame (Non-ECC Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Northbound Register Data Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Northbound Status Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
DRAM Memory Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Write Data FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Simultaneous Read and Write Data Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
DRAM Bus Segment Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Reliability, Availability and Serviceability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Example Error Flows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Command Error Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Write Data Error Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Read Error Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Overview of Error Protection, Detection, Correction, and Logging . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Error Protection and Detection Methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
CRC Logic Used on Normal Southbound Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Fail-over Southbound Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Write and Read Data ECC Error Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Southbound Error Handling at the AMB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Exiting Command Error State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Northbound Error Handling at the AMB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Error Logging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Fail-over Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Fail-over Mode Operation on Southbound Lanes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Fail-over Mode Operation on Northbound Lanes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
AMB Pass-through Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Data Sheet
5 Rev. 1.41, 2006-01
08122004-IISJ-Y0AE

5 Page





HYS72T64000HFA-3.7-A arduino
HYS72T[64/128/256]0[00/20]HF[A/N]–[3.7/3S]–A
512-Mbit DDR2 SDRAM
www.DataSheet4U.com
Pin Configuration
Table 5 Pin Configuration of FB-DIMM (cont’d)
Pin#
Name
Pin
Type
142 SN0 I
145 SN1 I
148 SN2 I
151 SN3 I
154 SN4 I
157 SN5 I
171 SN6 I
174 SN7 I
177 SN8 I
180 SN9 I
183 SN10 I
186 SN11 I
168 SN12 I
160 SN13 I
143 SN0 I
146 SN1 I
149 SN2 I
152 SN3 I
155 SN4 I
158 SN5 I
172 SN6 I
175 SN7 I
178 SN8 I
181 SN9 I
184 SN10 I
187 SN11 I
169 SN12 I
161 SN13 I
Southbound
70 PS0 I
73 PS1 I
76 PS2 I
79 PS3 I
82 PS4 I
93 PS5 I
96 PS6 I
99 PS7 I
102 PS8 I
90 PS9 I
Buffer
Type
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
Function
Secondary Northbound Data,
positive lines
Secondary Northbound Data,
positive lines
Secondary Northbound Data,
negative lines
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
HSDL_15
Primary Southbound Data, positive
lines
Data Sheet
11 Rev. 1.41, 2006-01
08122004-IISJ-Y0AE

11 Page







PáginasTotal 30 Páginas
PDF Descargar[ Datasheet HYS72T64000HFA-3.7-A.PDF ]




Hoja de datos destacado

Número de piezaDescripciónFabricantes
HYS72T64000HFA-3.7-A240-Pin Fully-Buffered DDR2 SDRAM ModulesInfineon
Infineon

Número de piezaDescripciónFabricantes
SLA6805M

High Voltage 3 phase Motor Driver IC.

 Sanken
Sanken
SDC1742

12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters.

 Analog Devices
Analog Devices


DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares,
permitiéndote verlos en linea o descargarlos en PDF.


DataSheet.es    |   2020   |  Privacy Policy  |  Contacto  |  Buscar